三、电路测试性设计与分析
3.1 结构设计
 A、印制电路板上的元件是否按标准的坐标网格方式布置？
 B、元件之间是否留有足够的空间，允许插入测试夹子和测试探针？
 C、所有元件是否都按同一方向排列？（如所有插座的1脚都在相同方向）
 D、连接电源、接地、时钟、测试和其他公共信号等的插针是否都位于连接器的标准（固定位置）？
 E、边缘连接器或电缆连接器上的输入和输出信号插针的数目是否与所选择测试设备的输入和输出能力匹配？
 F、排列连接器插针时是否考虑到如何将相邻插针短路引起的损坏控制到最小？
 G、印制电路板的布局是否支持引导探针测试技术？
 H、为提高ATE对表面安装器件的测试能力，设计中是否准备了测试连接器？
 I、为了减少所需专用接口适配器的数目，在每块印制板上是否尽可能使用了可拆除的开关？
 J、电源和接地线是否尽可能包括在输入、输出连接器和测试连接器上？
 K、确定敷形涂敷是是否考虑了测试和修理的要求？
 L、设计中是否避免了对会降低测试速度的专用装置的要求？
 M、被测单元的预热时间是否合理？
 N、每个被测单元是否有清晰标志？
3.2 划分
 A、每个被测试功能所涉及的全部元件是否都安装在一块印制电路板上？
 B、如果一块印制电路板上有一个以上的功能，是否能按功能进行独立测试？
 C、在一个功能中的复杂数字电路和模拟电路能否进行单独测试？
 D、在一个功能中，每块被测试的电路规模是否足够小，以降低故障检测和隔离费用
 E、如果需要，上拉电阻和驱动是否装在同一个印刷电路板上？
 F、为了易于与测试设备兼容，模拟电路是否按频率划分？
 G、测试需要的电源的类型和数目是否与测试设备一致
 H、测试要求的激励源的类型与数目是否与测试设备一致？
 
3.3 测试控制
 A是否使用连接器的空余插针将测试激励和控制信号从测试设备引到电路内部节点？
 B、是否能将电路迅速而容易的预置到一个已知初始状态
 C、冗余元件能否独立测试
 D、是否能用测试设备的时钟信号断开印制电路板上的振荡器并驱动所有逻辑电路/
 E、测试模式下能否将较长的计数链分成几段，每一段都能在测试设备控制下进行独立测试？
 F、测试设备能否将被测设备在电气上划分成几个较小的易于独立测试的部分（例如将三态器件置于高阻）
 G、不可避免时，单稳触发电路是否有旁路措施？
 H、是否提供了把系统总线作为一个整体进行测试的措施？
 I、是否能在测试设备控制下断开反馈回路？
 J、在有CPU的系统中测试设备能否访问数据总线、地址总线和重要控制线？
 K、高扇入的节点（测试瓶颈）上是否设置了测试控制点？
 L、是否为有高驱动能力要求的控制信号设置了输入缓冲器？
 M、是否采用了如多路转换器或移位寄存器之类的有源器件，使测试设备能利用现有输入插针控制需要的内部节点？
3.4 测试通路
 A、是否使用连接器的备用插针将附加的内部节点数据传输给测试设备？
 B、信号线和测试点是否设计成能驱动测试设备的容性负载？
 C、是否提供了使测试设备能监控印制电路板上的时钟并与之同步的测试点
 D、电路的测试通路点是否位于高扇出点上？
 E、是否采用了缓冲器和多路分配器保护那些因偶然短路而可能损坏的测试点？
 F、当测试点是锁存器且易受反射信号影响时，是否采用了缓冲器？
 G、是否采用了有源器件（如多路分配器和移位寄存器），允许利用现有的输出插针将需要的内部节点数据传输到测试设备上？
 H、为了与测试设备相容，被测设备的所有高电压在提供测试点观测之前，是否都按比例降低了？
 I、测试设备测量精度是否满足被测设备容差要求？
3.5 元器件选择
 A、所使用的元器件品种和规格是否尽可能的少？
 B、是否尽可能选择了故障模式已充分暴露的元器件？
 C、元器件是否有刷新要求？如有刷新要求，测试时是否有足够的时钟周期保障动态器件的刷新?
 D、使用的元器件是否属于同一逻辑系列？如果不是，相互连接时是否使用了通用的信号电平？
3.6 模拟电路
 A、每一级分离的有源电路是否引出一个测试点到连接器上？
 B、每个测试点是否经过适当的缓冲或与主信号通道隔离？
 C、不用其它被测设备上的偏置电路或负载电路，电路的功能是否完整？
 D、所需与多相位有关的或与时间相关的激励源的数量是否最少？
 E、对相位和时间要求测量的次数是否最少？
 F、要求的复杂调制测试或专用定时测试的数量是否最少？
 G、激励信号的频率是否与测试设备能力兼容？
 H、激励信号的上升时间或脉冲宽度是否与测试设备能力兼容？
 I、要测量的响应信号在频率上是否与测试设备能力兼容？
 J、测量时，响应信号的上升时间或脉冲宽度是否与测试设备能力兼容？
 K、激励信号的幅值要求是否在测试设备的能力范围之内？
 L、测量时，响应信号的幅值是否在测试设备的能力范围之内？
 M、设计是否避免了外部反馈回路？
 N、设计是否避免使用温度敏感元件或对这些元件进行补偿？
 O、设计是否允许在没有散热的条件下进行测试？
 P、是否使用了标准连接器？
3.7 射频电路
 A、发射端是否有定向耦合器或使用了类似的信号敏感和衰减技术/
 B为了准确模拟要测试的所有射频信号负载要求，是否使用了适当的终端负载装置
3.8 电光设计
 A、是否设有光学分离器和耦合器，以便不进行较大分解就可以为信号提供可达性？
 B、光学系统的功能配置能否保证可对光学系统及其有关的驱动电子部分进行独立测试？
 C、预定的脱机测试安装方式是否满足要求的机械稳定性？
 D、被测设备的设计和安装是否已经考虑了温度稳定性，以保证在整个正常工作环境中性能稳定
 E、测试光源等是否有足够的波长范围适应各种被测设备？
 F、整个工作范围内光源是否提供了足够的动态特性
 G、PIN管是否有足够的灵敏度，以适应广泛的光强度范围
3.9 数字电路
 A、电路是否设计成只包含同步逻辑电路
 B、所有不同相位和频率的时钟是否都来自单一主时钟？
 C、所有存储器是否都用主时钟导出的时钟来定时（避免使用其他部件信号定时）
 D、设计是否避免使用阻容单稳触发电路和避免依靠逻辑延时电路产生定时脉冲
 E、主接口处是否包含数据环绕电路？
 F、所有总线在没有被选中时是否设置了预定值（缺省值）
 G、对于多层印制电路板，每个主要总线的布局是否允许用电流探头或其它技术进行故障隔离
 H、是否为只读存储器中的每个字规定了一个已知输出
 I、选择了不同地址时是否能产生明确定义的错误状态？
 J、每个内部电路的扇出数是否低于预定值？
 K、每块电路板输出扇出数是否低于预定值
 L、测试设备输入端可能出现时滞问题时，电路板输入端是否有锁存器？
 M、设计上是否避免“线或”
 N、设计上是否包含了限流电路
 O、如果采用了结构化测试性设计技术（如扫描通路、信号特征分析等），是否满足了所有的设计规则
3.10 性能监控
 A、是否确定了系统工作和用户要求监控的关键功能
 B、监控系统的输出显示是否符合人及工程分析结果，以确保用最适用的形式为用户提供要求的信息
 C、为保证来自被监控系统的数据传输与控制平台兼容，是否建立了接口标准？
 D、是否把机械系统状态与电性能监控功能结合起来？
 E、是否设置了预防性维修监控功能？
3.11 诊断能力
 A、保证测试兼容性的方法是否已经建立、使用并写入文件？
 B、是否确定了维修级别？在每一维修级别是否已经建立了保证测试资源与其他诊断资源（技术信息、人员和培训等）兼容性的方法/
 C、诊断策略是否已经形成文件？
3.12 测试要求
 A、是否已经进行了维修级别分析
 B、各个维修级别是否对每个被测设备确定了如何使用测试设备进行故障检测和故障隔离？
 C、计划的测试自动化程度与维修技术人员的能力是否一致？
 D、对每个被测设备，测试性设计的水平是否与修理级别、各种测试手段组合及决策自动化的程度符合？
3.13 测试数据
 A、时序电路的状态图是否能识别无效序列和不稳定输出？
 B、如使用大规模集成电路，是否有足够的数据准确模拟并产生高置信度的测试
 C、是否根据测试设计者的意图和原理阐述将测试性特性包含在测试要求文件中
 D、每个主要测试是否都有流程图？测试流程图是否仅限于少数几张图表？图表之间连接标志是否清楚？
 E、被测设备个信号容差范围是否已知？
四、安全性
 A、是否已经通过设计（包括器件选择和代用）消除已经判定的危险或减少相关风险。当必须使用有潜在危险的器材时，应选择在系统寿命周期内风险最小者
 B、危险的物质、零部件和操作应与其它活动、区域、人员及不相容器材隔离
 C、元件位置安排应使工作人员在操作、保养、维护、修理或调整过程中尽量避免危险。例如危险品、高压电、电磁辐射、激光、切削锋口或尖锐部分等
 D、尽量减少恶劣环境条件所导致的危险（例如：温度、压力、噪声、毒性、加速度、振动、冲击和有害射线等）
 E、设计时应尽量减小系统使用和保障中人为差错导致的风险
 F、采取连锁、冗余、故障安全保护设计、系统防护、防护规程等措施减少风险
 G、用隔离或屏蔽的发那个发保护有冗余的分系统的电源、控制装置和关键零部件
 H、当各种补偿设计方法都不能拿消除危险时，需在交付生产的文档中给出报警和注意事项，并在危险零部件、器材、设备和设施上标出醒目标记
 I、尽量减轻事故中人员伤害和设备损坏
 J、评审设计准则或企业标准中对安全性不足或限制过多的要求，根据分析或试验数据，推荐新的设计准则。

五、刚性电路板设计准则
参见GJB362